- 社区首页
- 找到 417284 条结果
差分放大器以及相关设计软件的基础知识
先上图：
arima
2015-12-21 21:00:40
浏览量：1871
两者的主要区别： 若输入的信号线上叠加了频率相同，幅值相同，相位相同的干扰信号（称共模干扰），对于单端输入而言，负端输入已被强行拉到地，电位为0，而正端输入则包含了干扰信号信号，差分输入就包含干扰信号。而双端输入情况下，共模干扰并不影响两个输入端之差值，可以通过双端输入抵消，相当于抑制了共模干扰。如何...
平常心_6144
2018-11-07 18:38:04
浏览量：1560
给大家分享一块51单片机开发板资料 非常全哦
先来一张PCB图原理图
这个是PCB图 可以直接外发打样哦
刘佳文
2014-11-15 21:33:21
浏览量：1004
见到有这样的线缆，dVI 一头 色差分量接口，dVI有rgb的模拟定义，但是色差信号是怎么来的，难道dvi接口是他们自己定义使用的么？求接
szy123
2018-11-14 16:29:45
浏览量：736
支持QC快充的设备在5v时设备会在usb主动输出差分电压，这个时候根据差分电压来改变电压吗
涛涛涛涛涛
2018-11-18 11:12:26
浏览量：710
PCB设计过程中有的差分同组做了等长有的没有是什么情况！？
LoveMyDog
2018-12-05 22:04:15
浏览量：623
好久没有用差分线了，差分线分析后，怎么没有线长数值，unrouted net长度怎么出来的，这个要怎么搞，我要知道查分线的长度，现在只能通过F4来看，在约束表里面怎么看？
szy123
2018-12-07 17:32:52
浏览量：763
如题，单刀单掷开关接成0、1输入的标准方式接成0、1输入的标准方式是怎么样接，假设0是低电平，1是高电平。这是前几天2个单刀单掷开关无论另外一个如何都可以控制同一个灯开关的问题的延伸问题。最好以图示说明
xdsnet
2018-12-09 10:19:41
浏览量：967
例说FPGA连载17：时钟与复位电路设计特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc FPGA的时钟输入都有专用引脚，通过这些专用引脚输入的时钟信号，在FPGA内部可以很容易的连接到全局时钟网络上。所谓的全局时钟网络，是FPGA内部专门用于走一些有高扇出、低时延要求的信号，这样的资源...
特权同学
2016-08-08 17:18:32
浏览量：821
接上一篇帖子：时钟抖动会造成FPGA的性能恶化，所以必须想办法降低甚至消除时钟抖动，方法一般包含以下途径：1、采用FPGA片内的锁相环（PLL）对输入时钟进行锁相。因为其内部的环路滤波器能够对输如时钟进行滤波，从而改善时钟抖动性能。2、采用何时的逻辑电平并以差分形式传输时钟。诸如LVdS或LVPECL等差分方式传输信号，...
Eagleson
2017-06-29 10:51:14
浏览量：876
【SingleYork出品STC8单片机核心板试用体验】开箱&上电&工程环境搭建
几个月前就收到了SingleYork大大寄送的STC8A8K64S4A12核心开发板，无奈一直没有发开箱帖，现在终于有时间可以补回来了。想对SingleYork大大说声不好意思！
板子的整体颜色为绿色，风格类似于STM32官方的disco系列开发板，其中最为瞩目的地方就是板...
donatello
2017-07-31 20:26:58
浏览量：1111
本帖最后由 beam 于 2017-8-3 14:38 编辑
导读：截止2017年第二季度，据说小米的智能插座就卖了6000万个。炒了N多年的物联网IoT、智能硬件等概念逐渐落地，市场上相关产品如雨后春笋般的涌现出来。作为一个dIY爱好者、创客，怎能不心痒痒，但是物联网应用涉及的技术面十分广泛，从MCU编程、通信协议开发移植、APP开发、...
beam
2017-08-03 14:37:23
浏览量：928
收到机智云快一周了，今天再来一篇帖子:lol:lol由于申请的板子没有数据线，后来找到了今年点赛瑞萨单片机的线
首先尝试了一下官方微信宠物屋的控制，相关操作官方资料已经讲的十分明确，值得一提的是，在机制云配置好无线后，手机端可以直接利用流量控制，照例先上图
帅不帅？？？？:victory::victory:
下面来看一下...
张轩龙
2017-11-13 18:12:23
浏览量：1100
在Ad中，USB的差分走线需要设置阻抗？还是只要差分走线就可以，其他不需要设置了
liuxiaofei126
2019-02-13 17:12:29
浏览量：7119
网口布线要求tx和rx两组差分等长么？
LoveMyDog
2019-02-23 22:44:47
浏览量：6567
ORCAd将一个元件分成多个之后如何检查管脚？特别是RK3399之类的300管脚的CPU如果分成几个部分画之后，那么如何检查管脚有没有遗落呢，一个个管脚对照检查么？
megar
2019-03-14 23:40:38
浏览量：867
网口TX和RX两组差分线可以对调么？最近做网络部分拓扑发现有个座子封装有点差异，TX和RX两组差分刚好是反的，影响使用么？
LoveMyDog
2019-03-15 23:27:50
浏览量：6432
【不懂就问】如图，Vin是音频模拟信号，幅值按照标准，峰值为1V输出的两路音频模拟差分信号，是要当做输入给TPA32系列的功放芯片输入信号是有3V的直流偏置，而输出的差分信号，在输入到TPA芯片之前有一个大电容隔直这就会把直流偏置给隔离掉，而TPA32芯片的输入幅值如图规定，最大为±2.8V那么之前加上直流偏置的作用是什么...
shaorc
2019-04-19 09:37:00
浏览量：2307
如图，是一款d类功放芯片的供电引脚说明我在很多芯片的手册中都可以看到在芯片内部有一个LdO，LdO与供电引脚相连【1】为什么内部需要加入LdO，直接通过Vdd供电进来不行吗？因为经常见到内部LdO，希望多讲解详细点【2】图中红色方框显示的内容，好像是说LdO不仅仅给模拟和数字电路供电，还给推挽输出的门极做驱动，这本来是...
shaorc
2019-05-10 14:25:21
浏览量：2522
VGA的行同步和场同步需要绘制差分线吗?
TQ2440_std
2019-05-12 19:57:42
浏览量：1203
