笔者注：接上一篇...... 说心里话，我到今天都不是很清楚，国内做FPGA的企业对FPGA的使用情况，，一方面我在研究生期间学校很少搞这个，可能我的学校研究的方向不是侧重这个方向，我猜想北 航这样的搞航天的院校比较重视这个方向吧，我就知道FPGA在2008年奥运会开幕式那些 LED显示界面中运用FPGA。 继续写吧！我感觉...

因为已经做过多个PCI-E的设计，所以在做这个设计的时候思想上放松了，没有应有的认真和严谨，浪费了1个多月的时间和不菲的芯片、制版、焊接成本，最后查明罪魁祸首是少放了一只电容。 说来也怪，第一版制板回来以后，两快样板硬件调试非常顺利，于是就信心满满的接着去焊接后续的板，第二次焊接回来后，发现所有的板PCIE都...

8B10B编解码及FPGA实现 王敏志 概述 在使用ALTERA的高速串行接口时，GXB模块里硬件实现了8B10B编码，用户只是“傻瓜”式的使用，笔者也一直没有弄清楚。网上搜索了一些学习资料，结合参考文献希望能够对其进行消化。另外，ALTERA现在已经提供8B10B IP，用户可以直接使用，不过有时候为了代码可移植性...

为了避免纯粹的同步复位和纯粹异步复位的问题，可以使用一种叫做同步化的异步复位，我们称其为第三类复位。这种复位完全结合了异步复位和同步复位的优势，我们知道异步复位的优势是不参与数据路径，所以不影响数据路径速度，而复位几乎是瞬间起作用；而同步复位的优势是百分百地同步时序分析且具有抗噪声性能。这种复位其实...

异步复位 长时间以来，异步复位在电路设计中经常被采用，特别是ASIC设计中。这样的设计非常受欢迎，比如一个异步输入到器件，然后给该异步信号分配全局布线资源，并连接这个异步信号到器件中每一个（几乎所有）寄存器的异步复位引脚。在某些情况下，这种方法有它的优点，但是它并不是没有缺陷。比如并不是每一个设计...

前面有文章介绍了单个JTAG链上挂多个FPGA结构中如何应用Virtual JTAG进行项目调试，那么调试完成后就要将配置文件固化到配置芯片里，这里的配置芯片指的EPCS系列，当然可以直接将pof文件（注：由于是一片EPCS芯片配置多个FPGA，所以这里的pof文件是经过转换的pof文件）通过AS模式下载到EPCS芯片里。还有一种间接的方式就是...

最近看了一篇文章，也转到了我的博里了，讲的是LVDS、CML以及PECL接口以及相互之间的对接。           个人总结这种差分高速串行接口互联应该注意下面三个问题：         交流耦合或者直流耦合以使信号传输；       直流偏置以满足...

这是网上一篇非常不错的文章，虽然很长，但还是希望大家能耐心看完，我想对初学者还是很有帮助的！ 因为很多刚刚开始学习FPGA的朋友们都可能会遇上这样的问题。 1、不熟悉FPGA的内部结构，不了解可编程逻辑器件的基本原理。FPGA为什么是可以编程的？恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无 关紧要的...

 1.  FPGA资料    2.  设计与验证Verilog    3.  华为FPGA设计规范    4.  SDRAM使用的一些资料    5.  FPGA好的资料   ...

对传统电子系统设计方法与现代电子系统设计方法进行了比较，引出了基于EDA技术的现场可编程门阵列（FPGA）电路，提出现场可编程门阵列（FPGA） 是近年来迅速发展的大规模可编程专用集成电路（ASIC），在数字系统设计和控制电路中越来越受到重视。介绍了这种电路的基本结构、性能特点、应用领域及 使用中的注意事项。对基...

10月14日发射的实践九号B卫星上芯片的变化让北京控制工程研究所星载计算机及电子产品总工程师华更新喜不自禁，在该卫星上，控制管理单元的核心处理器及其外围电路被一个名为“SoC2008”的片上系统芯片替代了，这好比卫星自动驾驶仪由一台整机设备变成了设备里一个指甲片大小的芯片。更重要的是，这个芯片是由北京控制工程研...

将具有信号处理功能的FPGA与现实世界相连接，需要使用模数转换器(ADC)或数模转换器(DAC)   一旦执行特定任务，FPGA系统必须与现实世界相连接，而所有工程师都知道现实世界是以模拟信号而非数字信号运转的。这意味着需要在模拟信号域与数字信号域之间进行转换。针对手头工作选择恰当的FPGA时，用户面临着林林总总的...

FPGA电源轨挺多的，1V2、1V8、2V5、3V3，而且电流还大，每次选电源都很麻烦 Altera这次收购电源ＩＣ公司看来也深刻的意识到了这个问题 1.jpg (178.39 KB) 2013-5-16 13:55 。 业界集成度最高的电源解决方案可降低功耗，提供最小巧的体积并简化系统设计Altera公司(NASDAQ: ALTR) 今天宣布，该公司...

目前，无线产品的广泛应用使无线音频和视频的高质量传输成为可能。蓝牙、无限局域网等无线传输设备比较复杂，成本较高，急需 开发一种简便的、仅用于流媒体的无线传输平台，将音频数据实时地发送到移动终端。由于音频数据的实时性，不宜采用反馈重传等 造成很大时延的差错控制方式。前向纠错码(FEC)的码字是具有一定纠错...

求高手帮忙用verilog语言写个数字密码锁在Altera 公司的DE2板子上运行 要求：1.模块：外接键盘输入模块，LCD显示模块，逻辑判断模块，8位数字密码。 2、 初始密码设置为11111111，用4X4的矩阵键盘输入数字1、2、…、9、0，输入的密码用LCD1602显示，每输入一个数字上一个数字左移一位。输入完成后按下sure，进行密码比较...

历时两个月的板卡试用终于结束了，今天将板子寄回EEWorld，前面都是一些简单的问题处理，及板卡资源分析。没有对Cyclone V的FPGA进行深入的研究学习，主要注意力都集中在了板卡的PCIe接口上。目前为止还没有真正的理解整个PCIe硬核接口的设计流程及方法，后续配合工作慢慢学习吧。 粗略的看了遍CycloneV 的PCIe的用户指南...

编了一个程序，用quartus调用modelsim的时候出现了下面的这个错误。。。Error: (vsim-3389) E:/project/test2/simulation/modelsim/hm.vt(53): Port \'counter\' not found in the connected module (7th connection). 出问题的代码是这个位置： hm i1 ( .clk(clk), .data(data), .key(key), .pul...

我有一个累加器，当信号a，b被更新之后a加b，然后累加。 我想用active判断信号是否更新。 if (a\'active and b\'active) then 机器提示错误 不支持。 请问在不增加信号的前提下，能不能判断信号被更新？