• 已解决 73482 个问题
  • 已帮助 5993 位优秀工程师

高速pcb设计需要注意哪些事项?

crustycrab 2017-07-10 浏览量:801
RT
0 0 收起

我来回答

上传资料:
选择文件 文件大小不超过15M(格式支持:doc、ppt、xls、pdf、zip、rar、txt)
最佳答案
  • 需要注意以下几点:
    1 信号线布在电(地)层上
      在多层印制板布线时,由于在信号线层没有布完的线剩下已经不多,再多加层数就会造成浪费也会给生产增加一定的工作量,成本也相应增加了,为解决这个矛盾,可以考虑在电(地)层上进行布线.首先应考虑用电源层,其次才是地层.因为最好是保留地层的完整性.
    2 大面积导体中连接腿的处理
      在大面积的接地(电)中,常用元器件的腿与其连接,对连接腿的处理需要进行综合的考虑,就电气性能而言,元件腿的焊盘与铜面满接为好,但对元件的焊接装配就存在一些不良隐患如:①焊接需要大功率加热器.②容易造成虚焊点.所以兼顾电气性能与工艺需要,做成十字花焊盘,称之为热隔离(heat shield)俗称热焊盘(Thermal),这样,可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少.多层板的接电(地)层腿的处理相同.
    3 布线中网络系统的作用
      在许多CAD系统中,布线是依据网络系统决定的.网格过密,通路虽然有所增加,但步进太小,图场的数据量过大,这必然对设备的存贮空间有更高的要求,同时也对象计算机类电子产品的运算速度有极大的影响.而有些通路是无效的,如被元件腿的焊盘占用的或被安装孔,定们孔所占用的等.网格过疏,通路太少对布通率的影响极大.所以要有一个疏密合理的网格系统来支持布线的进行.标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸
    (2.54 mm)或小于0.1英寸的整倍数,如:0.05英寸,0.025英寸,0.02英寸等.
    4 设计规则检查(DRC)(布线设计完成后,需认真检查布线设计是否符合设计者所制定的规则,同时也需确认所制)
      定的规则是否符合印制板生产工艺的需求,一般检查有如下几个方面:
       (1),线与线,线与元件焊盘,线与贯通孔,元件焊盘与贯通孔,贯通孔与贯通孔之间的距离是否合理,是否满足生产要求.
       (2),电源线和地线的宽度是否合适,电源与地线之间是否紧耦合(低的波阻抗) 在PCB中是否还有能让地线加宽的地方.
       (3),对于关键的信号线是否采取了最佳措施,如长度最短,加保护线,输入线及输出线被明显地分开.
       (4),模拟电路和数字电路部分,是否有各自独立的地线.
       (5)后加在PCB中的图形(如图标,注标)是否会造成信号短路.
       (6)对一些不理想的线形进行修改.
       (7),在PCB上是否加有工艺线 阻焊是否符合生产工艺的要求,阻焊尺寸是否合适,字符标志是否压在器件焊盘上,以免影响电装质量.
       (8),多层板中的电源地层的外框边缘是否缩小,如电源地层的铜箔露出板外容易造成短路.

       参考资料:http://host1.01ruodian.com/upfile/20074419430.pdf

    • 发布于 2017-07-10
    • 举报
    • 评论 0
    • 0
    • 0

其他答案 数量:4
  • 1、电磁干扰与电磁兼容性

    2、信号完整性检查

    3、共地

    4、PCB上面的走线

    详情请参考这篇文章,介绍的很清楚https://wenku.baidu.com/view/0ff803a590c69ec3d5bb75e3.html

    • 发布于2017-07-10
    • 举报
    • 评论 0
    • 0
    • 0

  • 您好,如果像是SATA, Ethernet, USB 3.0這種高速介面:

    1. 差分訊號,增加抗干擾能力,消除共模雜訊

    2. 傳輸線阻抗匹配,用來將訊號最大轉移不反射,因此衰減會較少

    3. 阻抗匹配時,元件佈局會靠近IC側,非傳輸線中間

    其他的就是一般PCB設計會用到

    4. Power SI/Signal SI

    5. EMC/EMI

    Cadence在這方面可以幫助您做仿真模擬

    412.PNG

    以上

    • 发布于2017-07-10
    • 举报
    • 评论 0
    • 0
    • 0

  • 我好像刚回答过这个问题,直接抄书吧

    捕获.JPG

    • 发布于2017-07-11
    • 举报
    • 评论 0
    • 0
    • 0

  • 布线拓朴对信号完整性的影响
    当信号在高速PCB板上沿传输线传输时可能会产生信号完整性问题。意法半导体的网友tongyang问:对于一组总线(地址,数据,命令)驱动多达4、5个设备(FLASH、SDRAM等)的情况,在PCB布线时,是总线依次到达各设备,如先连到SDRAM,再到FLASH……还是总线呈星型分布,即从某处分离,分别连到各设备。这两种方式在信号完整性上.
    对此,李宝龙指出,布线拓扑对信号完整性的影响,主要反映在各个节点上信号到达时刻不一致,反射信号同样到达某节点的时刻不一致,所以造成信号质量恶化。一般来讲,星型拓扑结构,可以通过控制同样长的几个分支,使信号传输和反射时延一致,达到比较好的信号质量。在使用拓扑之间,要考虑到信号拓扑节点情况、实际工作原理和布线难度。不同的Buffer,对于信号的反射影响也不一致,所以星型拓扑并不能很好解决上述数据地址总线连接到FLASH和SDRAM的时延,进而无法确保信号的质量;另一方面,高速的信号一般在DSP和SDRAM之间通信,FLASH加载时的速率并不高,所以在高速仿真时只要确保实际高速信号有效工作的节点处的波形,而无需关注FLASH处波形;星型拓扑比较菊花链等拓扑来讲,布线难度较大,尤其大量数据地址信号都采用星型拓扑时。
    焊盘对高速信号的影响
    在PCB中,从设计的角度来看一个过孔主要由两部分组成:中间的钻孔和钻孔周围的焊盘。有名为fulonm的工程师请教嘉宾焊盘对高速信号有何影响,对此,李宝龙表示:焊盘对高速信号有影响,其影响类似器件的封装对器件的影响。详细的分析,信号从IC内出来以后,经过邦定线、管脚、封装外壳、焊盘、焊锡到达传输线,这个过程中的所有关节都会影响信号的质量。但实际分析时,很难给出焊盘、焊锡加上管脚的具体参数。所以一般就用IBIS模型中的封装的参数将他们都概括了,当然这样的分析在较低的频率上可以接收,但对于更高频率信号更高精度仿真就不够精确。现在的一个趋势是用IBIS的V-I、V-T曲线描述Buffer特性,用SPICE模型描述封装参数。
    如何抑制电磁干扰
    PCB是产生电磁干扰(EMI)的源头,所以PCB设计直接关系到电子产品的电磁兼容性(EMC)。如果在高速PCB设计中对EMC/EMI予以重视,将有助缩短产品研发周期加快产品上市时间。因此,不少工程师在此次论坛中非常关注抑制电磁干扰的问题。例如,无锡祥生医学影像有限责任公司的舒剑表示,在EMC测试中发现时钟信号的谐波超标十分严重,请问是不是要对使用到时钟信号的IC的电源引脚做特殊处理,目前只是在电源引脚上连接去耦电容。在PCB设计中还有需要注意哪些方面以抑止电磁辐射呢?对此,李宝龙指出,EMC的三要素为辐射源,传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波,首先看看它传播的途径。电源去耦是解决传导方式传播,此外,必要的匹配和屏蔽也是需要的。
    李宝龙也在回答WHITE网友的问题时指出,滤波是解决EMC通过传导途径辐射的一个好办法,除此之外,还可以从干扰源和受害体方面入手考虑。干扰源方面,试着用示波器检查一下信号上升沿是否太快,存在反射或Overshoot、undershoot或ringing,如果有,可以考虑匹配;另外尽量避免做50%占空比的信号,因为这种信号没有偶次谐波,高频分量更多。受害体方面,可以考虑包地等措施。
    RF布线是选择过孔还是打弯布线
    对此,李宝龙指出,分析RF电路的回流路径,与高速数字电路中信号回流不太一样。二者有共同点,都是分布参数电路,都是应用Maxwell方程计算电路的特性。但射频电路是模拟电路,有电路中电压V=V(t)、电流I=I(t)两个变量都需要进行控制,而数字电路只关注信号电压的变化V=V(t)。因此,在RF布线中,除了考虑信号回流外,还需要考虑布线对电流的影响。即打弯布线和过孔对信号电流有没有影响。此外,大多数RF板都是单面或双面PCB,并没有完整的平面层,回流路径分布在信号周围各个地和电源上,仿真时需要使用3D场提取工具分析,这时候打弯布线和过孔的回流需要具体分析;高速数字电路分析一般只处理有完整平面层的多层PCB,使用2D场提取分析,只考虑在相邻平面的信号回流,过孔只作为一个集总参数的R-L-C处理。
    • 发布于2017-07-12
    • 举报
    • 评论 0
    • 0
    • 0

相关问题

问题达人换一批

高速pcb设计需要注意哪些事项?