电子工程师技术服务社区
公告
登录
|
注册
首页
技术问答
厂商活动
正点原子
板卡试用
资源库
下载
文章
社区首页
问答
Verilog语句
已解决
73482
个问题
已帮助
5993
位优秀工程师
Verilog语句
1195300504@qq.com
2017-12-29
浏览量:921
n_state <=#1 st0
上面一条语句什么意思?以前没看到过。
显示全部
FGPA/CPLD
关注问题
写回答
0
0
收起
我来回答
上传资料:
选择文件
文件大小不超过15M(格式支持:doc、ppt、xls、pdf、zip、rar、txt)
最佳答案
US
非阻塞赋值,#1表示需要1个时间单位执行完这一句,#1仅在仿真时有效
发布于
2017-12-30
举报
评论 1
0
0
电子老工程师
回复了 :按照您的温度条件也是在操作条件下的,是否是设计问题呢,或者其他的无源器件短路了,比如电容等
回复
其他答案
数量:
10
fc5c34c1d55a18b2
江湖救急
发布于
2017-12-29
举报
评论 1
0
0
电子老工程师
回复了 :金属圆形接口,国产没有替代型号。
回复
donatello
不太懂这种语言,不过看到小于等于,不知道是真的小于等于还是赋值?
发布于
2017-12-29
举报
评论 1
0
0
电子老工程师
回复了 :电流1mA时的阻值不一样,如附件图片
回复
hayden
我查了一下,#+数字代表延时,后面就是你合理推测了
发布于
2017-12-29
举报
评论 1
0
0
电子老工程师
回复了 :https://www.arrow.com/en/products/825.000.091/marquardt-switches?q=825.000.091
回复
@曲终人散@
延时一个时钟周期之后再进行赋值操作
发布于
2017-12-30
举报
评论 1
0
0
电子老工程师
回复了 :FZX210602761991
回复
不足论
等待1个时间大么的时间,肯定不是一个时钟周期,仿真的时候可以看到
发布于
2017-12-31
举报
评论 2
0
0
电子老工程师
回复了 :线数10 ,长度13.36mm。
回复
电子老工程师
回复了 :更新回复长度为:508mm
回复
lwy
#+数字代表延时 但是一般放在整个语句的开头。
发布于
2017-12-31
举报
评论 1
0
0
电子老工程师
回复了 :渠道给的软件,客户不会使用,请问渠道索取对应的使用说明书
回复
xiefy21
楼主,查下语法吧,这种语言没用过。
发布于
2017-12-31
举报
评论 0
0
0
不足论
详细参看说明,按照说明定义,然后在代码中区分处理,处理过程中尽量细心,不要出现错误。
发布于
2018-01-01
举报
评论 1
0
0
电子老工程师
回复了 :已联络原厂,如有回复会第一时间告知
回复
不足论
详细参看说明,按照说明定义,然后在代码中区分处理,处理过程中尽量细心,不要出现错误。
发布于
2018-01-01
举报
评论 1
0
0
电子老工程师
回复了 :封装是SMAF,
回复
hxlhxl
应该是延时一个时间单位后,将st0非阻塞赋值给n_state
发布于
2018-01-01
举报
评论 1
0
0
电子老工程师
回复了 :PIC16F15344-I/SO 封装:20-SOIC 实物20个引脚。没有问题。
回复
相关问题
问题达人
换一批
文章
知识经验换现金
换一批
Verilog语句
写回答
关注问题
×
我要举报该内容,理由是:
内容质量差:
内容太水、伸手党
垃圾广告信息:
广告、招聘、推广、测试内容等
偏离问答主题:
与技术无关、讨论类
与社区已有内容重复:
违规内容:
色情、暴力、血腥、敏感信息等
不友善内容:
人事攻击、挑衅辱骂、恶意行为
以上选项都不是: