电子工程师技术服务社区

公告

登录 | 注册

首页

已解决 73482 个问题
已帮助 5993 位优秀工程师

上拉与下拉电阻有何作用

出海吧2018 2019-04-27 浏览量：1045

在嵌入式开发工作中，我们设计的IO口电路中，为什么要接上拉或者下拉电阻？

嵌入式

0 0 收起

我来回答

最佳答案

lichangle
上拉电阻一般是扩大输出电流用的
有的单片机设置开漏模式时需要上拉电阻比如51的p0口
还有的就是通信总线需要上拉比如标准iic通信总线需要上拉
还有的就是按键输入时需要上拉或者下拉这是为了确定电平
- 发布于 21小时前
- 举报
- 评论 0
- 2
- 0

其他答案数量：11

huihui163
上拉和下拉是针对不同的电路说的，比如在低电平按键电路中需要上拉电阻
- 发布于20小时前
- 举报
- 评论 0
- 2
- 0

单片小白
虽然本人电路不通，但在平时用到的地方因该能猜到一些；如在引脚初始化前固定不确定的电平；提供一个常态电平(如按键检测)；限流；总线上拉匹配阻抗抑制反射干扰；提高输出电平(如3.3V连接5V器件)；增强输出能力；OC 门必须加上拉；悬空引脚下拉抗干扰等
- 发布于21小时前
- 举报
- 评论 0
- 1
- 0

xdsnet
这个有时侯是预置状态。这样接口一开始就是有决定的状态。
这样无论是输入、还是输出，后面更好侦测状态变化的情况。
- 发布于21小时前
- 举报
- 评论 0
- 1
- 0

yhj416606438
上拉电阻可以保证信号的稳定性，如果没有上拉电阻，io输入是高阻或者浮空状态会造成电压不稳定
- 发布于18小时前
- 举报
- 评论 0
- 0
- 0

大少爷安安
上拉就是将不确定的信号通过一个电阻嵌位在高电平电阻同时起限流作用1TTL驱动CMOS时如果TTL输出最低高电平低于CMOS最低高电平时提高输出高电平值2 OC门必须加上拉提高电平值3 加大输出的驱动能力(单片机较常用)
- 发布于18小时前
- 举报
- 评论 0
- 0
- 0

megar
提高电路稳定性，避免引起误动作；提高输出管脚的带载能力。受其他外围电路的影响单片机在输出高电平时能力不足，达不到VCC状态，这会影响整个系统的正常工作，上拉电阻的存在就可以使管脚的驱动能力增强。三极管和MOS管当开关使用时，控制端加上拉或下拉电阻的目的是当没有输入信号时，使控制极处于稳定电平状态，确保三极管或MOS管截止；还有处理器IO口、光耦输出、某些反相器等增加上拉或下拉电阻的目的也是一样的，为了确定电平状态，减少干扰和误差
- 发布于17小时前
- 举报
- 评论 0
- 0
- 0

请输入用户名
看实际应用情况。
有的上拉或下拉电阻是为了在芯片复位后，IO脚有一个固定的状态，防止是不确定状态。
有的上拉是为了提高驱动能力；有的不用的脚加下拉确保提高抗干扰能力。
- 发布于17小时前
- 举报
- 评论 0
- 0
- 0

沃尔夫斯堡的羊
上下拉一个主要作用是维护电路状态的稳定性，防止误动作或者状态不确定，上拉相对来说就是高电平，“1”，下拉就是低电平，“0”，从而在电路工作中容易判断状态有无变化；其次，上拉是灌电流，下拉是拉电流，和电路驱动能力有关了。。。
- 发布于16小时前
- 举报
- 评论 0
- 0
- 0

chen0000009
一般那些作为输入或者输出的IO，需要在空闲的时候有个确定的电平，以免处于高阻态，电平不确定，导致某个事件误触发
加上拉就是空闲时电平为高，加下拉就是空闲时电平为低。
- 发布于15小时前
- 举报
- 评论 0
- 0
- 0

^_^
主要是提高驱动能力，增加稳定性，开漏输出必须加上拉电阻。
信号线上下拉是为了提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
- 发布于1小时前
- 举报
- 评论 0
- 0
- 0

shakencity
我觉得的是互相干扰，尤其是电源和地，本来二者的工作机制就不一样，数字就是高低电平变化，就是有棱有角的变化，模拟是平滑的变化，所以不同的变化方式对于对方来说就是干扰，比如输入电源，数字电路就是0或者1，而模拟电路可能0.5，这就属于混淆干扰了
- 发布于2019-05-07
- 举报
- 评论 0
- 0
- 0

相关问题

问题达人换一批

文章 知识经验换现金

换一批