我以我芯
获得 0 次赞
帮助过2人
这些都是FPGA很基础的知识,值得在学习中注意,谢谢分享。
我最近也看过一些关于CRC的理论讲解,很容易理解的,就是不理解如何从理论到VHDL/Verilog编写代码实现这个环节。你推荐的这篇文章讲的还是比较详细的,谢谢版主帮助啊。
我最近用的项目中用的是AD7606芯片,通过FPGA产生AD的时钟信号,在片选信号CS为低电平时,Sclk等于clk,当片选信号CS为高电平时,Sclk恒为1,然后将产生的Sclk时钟通过引脚配置给AD芯片。不知道你用的AD芯片是什么型号,希望对你的设计有帮助。