allegro，连接两个过孔， 现在不能够同时在顶层和地层同时进行走线，比如，顶层连线后，在底层再次走线，顶层的线就消失了，有什么办法，可以让两个层的线能够同时存在呢？

这种我一般是在那里的机械层画一个不规则形状的过孔

顶层与底层的电源与GND，用不用连接与用不用铺铜要看板子的设计与布局了，有的在内层连接后，还要在顶层与底层进行铺铜时，可能是大电流回路的问题，或是电源等级比较多，内层分割不了等原因至于怎么连接到内层的电源与GND，就是直接打过孔。你可以切换到内层的视图看看，过孔只是在内层进行了电气连接，顶层与底层并没有电...

sdk更偏应用层，底层怎么玩儿？

Emwin怎么查看现在程序内存使用的情况并显示在界面上，是百分数形式显示的

直接在你的机械层画一个框，然后把框的边缘连线设置好坐标进行长度的设计

直接在你的机械层画一个框，然后把框的边缘连线设置好坐标进行长度的设计

这种都是直接在你的机械层上画一排过孔或直接画一条就可以

就是在你的机械层画一个挖空的孔就可以了

有的是使用机械层设置的边框，但大多是keepout层

我的做法是把外形层放置在keepout层，在AD18里会比较尴尬，没办法在keepout层画线，所以我直接从机械层复制过来。画好外形后，把外形圈起来设置为boardshape，之后就是定位孔等大过孔处理为board cutout，这样外形就处理完成了。

在keepout层画边框线，然后边框的实物设计可以在机械层做

不需要了，设置好keepout层就可以了，虽然按道理是需要设置机械层的

UPNP是基于TCP/IP的上层协议，而W5500实现了下层协议，则你按UPNP协议格式组织数据写入W5500应该就好啦，而不需要在W5500上移植（需要在你发出数据那个层次移植）

具体是什么错误呢？最好有个截图，是内核引导出错还是应用层程序启动出错？

因为你这个是嵌套了好几层的函数，从最底层排查。你直接写个嵌套调用 delay_us()，他有没有问题直接看出来来了。我也想过溢出问题，溢出只会让你延迟变短，不会变长

UI 基本都是 C++ 开发的，或者是类似 C++ 的高级语言开发，c 操作底层硬件方便，写上层应用有点不爽。现在用的最多的开发环境 VS  Qt  都是基于 C++ 的

3W是什么意思，导线中心间距为3倍线宽，这种出现都在内层或者背面，只要等长和匹配能达到就行，DDR的距离肯定越近越难饶等长，一般走线都是推荐3W，或者近似，DDR等长规则都是设置的3W一般！

ucos是非剥夺性内核为什么会出现任务优先级反转现象？任务优先级反转现象不是出现在剥夺性的内核系统吗？

技术是基础，沟通时上层建筑。没有基础，上层建筑将只会时空中楼阁。只有基础，上层建筑行，也只会时破房烂瓦。只有两者配合妥当，才会造出亭台楼阁，让人赏心悦目。