电子工程师技术服务社区
公告
登录
|
注册
首页
技术问答
厂商活动
正点原子
板卡试用
资源库
下载
文章
社区首页
文章
川土微隔离电源的辐射抑制设计参考(一)
分 享
扫描二维码分享
川土微隔离电源的辐射抑制设计参考(一)
川土微电子
数字隔离
Vasse
关注
发布时间: 2022-01-05
丨
阅读: 530
CA-IS3092W是集成隔离电源的隔离式RS-485/RS-422收发器,隔离电源的输出VISO有5V和3.3V两种选项,通过SEL管脚选择,可提供最大负载100mA。芯片内置微变压器,由于变压器尺寸和功率的限制,通过微型变压器的开关频率相对较高,到约70MHz。短时间内大电流的切换会产生电磁辐射,引起较大的di/dt及di/dt噪声。器件工作所产生的噪声落在30MHz至1GHz范围内,产生辐射干扰问题。 通过合适的PCB布局和其他方法的设计,此产品可以满足在非屏蔽应用环境下的EN55032的classA类辐射标准。下面介绍几种抑制辐射的方法。 本文仅仅从电路上总结抑制辐射干扰的办法,在芯片应用中,整体方案可以加法拉第屏蔽罩,大幅度降低辐射干扰。 GNDA 和 GNDB 拼接电容 芯片内部开关器件是其中一个噪声源,芯片内置的微型变压器是另外一个噪声源。理想的变压器,仅仅流过变压器原边线圈中的电流耦合到副边。但是,微型变压器的漏感及初级的层间电容、原副边之间的耦合电容等寄生参数则为寄生电流提供了耦合到副边的通道。如果有一条通路,为这些寄生电流提供返回原边的路径,那么将不会产生很大的辐射。如果没有这种路径,这些寄生电流成为在次级侧输出 VISO 和 GNDB 上的共模电流,这些共模电流会形成偶极天线,产生较强的辐射干扰。 CA-3092W 芯片内部已经做了相应的优化措施, 尽可能地降低辐射干扰。在芯片应用时,如果在原边地和副边地之间加入 Y 电容, 这些次级侧的共模电流被 Y 电容旁路,返回初级。 Y 电容为共模电流提供一个低阻抗返回路径, 大大降低辐射干扰。 Y 电容越大,相对效果越好。 隔离栅上的拼接电容为共模电流提供必要的低阻抗返回路径,同时系统仍能保持所需的高压隔离。 分立器件的 Y 电容耐压存在分布电感, 导致高频特性效果稍差。 使用 PCB 拼接电容更为可靠的一种方式。 当 PCB 的两信号层大面积覆铜交叠时,就会形成一个电容。 这种拼接电容,分布电感极低,高频特性比较好,可以覆盖较宽的频率。 拼接电容量计算如下:C=εr*ε0*S*/d 。 其中: εr 为 PCB 两层信号层的相对介电常数, 对于常用的 FR4 材料,其值约为 4.5; ε0为自由空间的介电常数 8.854*10-12F/m; S 为两层信号层的交叠面积; d 为两信号层的相对间距。 拼接电容的大小与铜箔厚度关系不大,使用常规1OZ 厚度的铜箔即可。 如当 d 为 0.000456m, S 约为0.0022m2, 计算拼接电容为C=4.5*8.544*0.0022/0.000465pF=181.9pF。 初级地平面层和次级地平面层交叠,形式拼接电容。 由于爬电距离和电气距离的要求,此拼接电容的距离应不低于 0.4mm。 对于 4 层 PCB,一般应置于中间两层。 拼接电容除了上述交叠的方式, 也可以采用浮动式的拼接方式来实现。总的拼接电容相当于 C1 和 C2 的串联效果。 实验表明, 拼接电容提供了共模电电流返回初级侧的路径,减少对外辐射, 对于改善 RE 辐射起到较大的作用。
原创作品,未经权利人授权禁止转载。详情见
转载须知
。
举报文章
点赞
(
0
)
Vasse
关注
评论
(0)
登录后可评论,请
登录
或
注册
相关文章推荐
MK-米客方德推出工业级存储卡
Beetle ESP32 C3 蓝牙数据收发
Beetle ESP32 C3 wifi联网获取实时天气信息
开箱测评Beetle ESP32-C3 (RISC-V芯片)模块
正点原子数控电源DP100测评
DP100试用评测-----开箱+初体验
Beetle ESP32 C3环境搭建
【花雕体验】16 使用Beetle ESP32 C3控制8X32位WS2812硬屏之二
X
你的打赏是对原创作者最大的认可
请选择打赏IC币的数量,一经提交无法退回 !
100IC币
500IC币
1000IC币
自定义
IC币
确定
X
提交成功 ! 谢谢您的支持
返回
我要举报该内容理由
×
广告及垃圾信息
抄袭或未经授权
其它举报理由
请输入您举报的理由(50字以内)
取消
提交