电子工程师技术服务社区
公告
登录
|
注册
首页
技术问答
厂商活动
正点原子
板卡试用
资源库
下载
文章
社区首页
文章
川土微电子 | 隔离电源的辐射抑制设计参考(二)
分 享
扫描二维码分享
川土微电子 | 隔离电源的辐射抑制设计参考(二)
川土微
数字隔离
收发器
Vasse
关注
发布时间: 2022-01-05
丨
阅读: 485
VCC 去耦电容 芯片内置的微型变压器的频率高达约 70MHz,短时间内如此大频率的切换,将引起较大的 dv/dt 及di/dt,将产生一定的电磁辐射。 微型变压器的原副边电流路径的环路面积影响着辐射干扰的强弱,电流环路越大,辐射越强。 PCB 布线时需要最大程度地缩小电流路径的环路面积。 输入 VCC 及输出侧 VISO 的储能电容及耦合电容位置放尽可能摆放在靠近芯片的管脚位置, 以减少环路面积和 PCB 走线的寄生电感, 一般应控制在 2mm 以内。 储能电容 10μ F 应放在最外侧,去耦电容要放在靠近芯片的位置。 当需要在供电电源线和地线中放置过孔,过孔的摆放位置在电容相对于芯片管脚的外侧,而非放置在电容和芯片之间,以减少过孔寄生电感的影响,如果 PCB 空间允许应多放置几个过孔,这样过孔的寄生电感相当于并联,进一步减少过孔的寄生电感带来的影响。 变压器的频率高达 70MHz,芯片在开关期间需要初次级供电端 VCC对 GNDA 以及 VISO 对 GNDB 需要放置容量约 10μ F 储能电容来提供开关期间的瞬间大电流。此外, 需要合适的去耦电容来滤除高频噪声。 去耦电容一般选用 MLCC 多层陶瓷电容,但陶瓷电容存在着寄生电感,频率越高,越不能忽略 ESL 的影响。 ESR: 电容器电介质或者电极损耗(高频)产生的寄生电阻; ESL: 电容的分布电感以及 PCB 走线的寄生电感。 从上图可以看到,当频率较低时,电容的感抗远小于容抗,表现为容抗特性,且阻抗值较大;当超过自振频率时,电容的感抗大于容抗,表现为感抗特性,阻抗随着频率的增加而增加。因此,在选择器件时, 去耦电容的自振频率应在 70MHz 及多倍频附近。 也可以用几个不同容量的去耦电容,这样可以覆盖更宽的频率。 从上图可以看到,当频率较低时,电容的感抗远小于容抗,表现为容抗特性,且阻抗值较大;当超过自振频率时,电容的感抗大于容抗,表现为感抗特性,阻抗随着频率的增加而增加。因此,在选择器件时, 去耦电容的自振频率应在 70MHz 及多倍频附近。 也可以用几个不同容量的去耦电容,这样可以覆盖更宽的频率。 当频率较低时,电容的感抗远小于容抗,表现为容抗特性,且阻抗值较大;当超过自振频率时,电容的感抗大于容抗,表现为感抗特性,阻抗随着频率的增加而增加。因此,在选择器件时,去耦电容的自振频率应在70MHz及多倍频附近。也可以用几个不同容量的去耦电容,这样可以覆盖更宽的频率。 除了上述利用分立器件外,也可以通过PCB的VCC平面层与地层之间拼接电容,形成VCC去耦电容。PCB拼接电容的分布电感较小,高频特性优于分立器件,可以覆盖相对较宽的频率。PCB拼接电容于PCB板上的分立器件的电容共同起到去耦作用。例如PCB第一层GNDA和第二层VCC之间的厚度为0.2mm,VCC和GNDA的交叠面积为0.0021m2。 按照上述计算方式,得到拼接电容约为C=4.5*8.544*0.0021/0.0002pF,=403.7pF。
原创作品,未经权利人授权禁止转载。详情见
转载须知
。
举报文章
点赞
(
0
)
Vasse
关注
评论
(0)
登录后可评论,请
登录
或
注册
相关文章推荐
MK-米客方德推出工业级存储卡
Beetle ESP32 C3 蓝牙数据收发
Beetle ESP32 C3 wifi联网获取实时天气信息
开箱测评Beetle ESP32-C3 (RISC-V芯片)模块
正点原子数控电源DP100测评
DP100试用评测-----开箱+初体验
Beetle ESP32 C3环境搭建
【花雕体验】16 使用Beetle ESP32 C3控制8X32位WS2812硬屏之二
X
你的打赏是对原创作者最大的认可
请选择打赏IC币的数量,一经提交无法退回 !
100IC币
500IC币
1000IC币
自定义
IC币
确定
X
提交成功 ! 谢谢您的支持
返回
我要举报该内容理由
×
广告及垃圾信息
抄袭或未经授权
其它举报理由
请输入您举报的理由(50字以内)
取消
提交