电子芯吧客
电子芯吧客
电子工程师技术服务社区
公告
登录 | 注册
首页
正点原子
下载 文章
提问
今日热门

4

回答
vhdl计数 FGPA/CPLD

cnt_cmt=“10011”时，即我收集到20个数据后令rwcmd1=‘1’。但是中途这20个数据可能丢失，所以如果数据丢失的话我要让cmt1=“00000”，也就是舍弃这组数据重新再收。这应该怎么办？？？？

無唁苡對 2018-10-10 阅读：795

18

回答

哪款FPGA是主流的？

冷月清风 2018-10-08 阅读：1714

8

回答

如何使用fpga实现数据位宽转换？

捷波 2018-09-29 阅读：1991

9

回答

如何计算异步FIFO深度?

捷波 2018-09-29 阅读：1355

3

回答

我现在的设计存在一个跨时钟域的问题，准备用FIFO解决，但是不知道FIFO的深度该怎么设？FIFO输入频率156.25M，位宽1024，输出频率312.5M，位宽512

US 2018-09-29 阅读：1149

19

回答

想深入学习，但是不是很理解搜到的答案

owl1 2018-09-28 阅读：1197

0

回答

在使用vivado对ip使用ooc进行综合一直会报：[Timing 38-316] Clock period '20.000' specified during out-of-context synthesis of instance 'mb_system/mb_system/microblaze_0_local_memory/lmb_bram' at clock pin 'clka' is different from the actual clock period '10.000' this can lead to different synthesis results.我如何在ip生成过程给他们指定时钟频率呢？

US 2018-09-28 阅读：2846

5

回答

vivado内如果我想操作fpga的配置flash，根据原理图却发现那几个管脚是配置管脚，无法绑定，有什么办法可以绑定呢？

US 2018-09-27 阅读：1695

0

回答

我把数据写到ram，然后读出来。理论上数据应该是写入的0x0001到0x0014，读出来的是0x0001到0x0014.但是我第一次写和第二次写读出的数据都不正确。第一次是程序刚下载到开发板读取的，之后是第二次及以后读取的，这是哪儿的问题？？？？

無唁苡對 2018-09-26 阅读：773

3

回答

無唁苡對 2018-09-26 阅读：823

0

回答

如上图所示的X1Y8，生成一个IP那么这个是固定的，而我需要实例化4个，并且分别为x1y8 x1y12 x0y12和x0y16。如何可以我只添加一个ip实现？

US 2018-09-26 阅读：1508

10

回答

FPGA在设置硬件部署时要遵循的事项

llllll刘甜甜大美女 2018-09-22 阅读：791

1

回答
VHDL对RAM读取 FGPA/CPLD

我用IP核生成一个RAM，如果第一个if和第二个if语句的条件满足，当rd_add=“00010011”时令rwcmd1=‘0’，这样第一个if条件就不满足了，应该是读取的20个数据，但是我读取的却是21个数据，而且我的ceshi移交也是变化了21次，这是为什么？？？？

無唁苡對 2018-09-21 阅读：889

8

回答
fpga引脚配置 FGPA/CPLD

我想编译仿真另一个文件，但是提示我I/O引脚资源不足，肃然在这个文件没有用到这些引脚，但是我不能删除这些配置好的引脚，因为这些引脚都是顶层文件的引脚，这应该怎么办？？？

無唁苡對 2018-09-20 阅读：860

8

回答
fpga pll设置 FGPA/CPLD

我看数据手册fpga可以设置成1300M，而且IP核设置pll时也可以设置到1300M，但是下边又写最大402M的时钟给到芯片，这1300M是给谁的？？？？

無唁苡對 2018-09-20 阅读：837

1

回答

tx_done1是发送完成，cmd1是发送使能，rd_add是ram的读地址，我把rd_add限制在00000000到00010011一共20个数据的发送，但是会出现21个数据发送出来，这是为什么？？？

無唁苡對 2018-09-19 阅读：894

5

回答

我定义了一个信号，不管if是什么条件，只要把这个信号在if里面赋值，这信号的值就会变，这是为什么？？？

無唁苡對 2018-09-15 阅读：791

10

回答
vhdl的if语句 FGPA/CPLD

明明没满足if的条件，为什么还是会进入if执行rwcmd1<='1'这条语句？？？

無唁苡對 2018-09-14 阅读：1415

22

回答

学习FPGA是不是还要好好学习数字电路

8fb83250d11870b2 2018-09-13 阅读：1617

2

回答

怎么看LPM生成的源代码？？？

無唁苡對 2018-09-13 阅读：1381
  • 提
  • 答
  • 邀
  • 全部分类
  • 帮助人数
  • 0
  • 获得赞数
  • 0
  • 一周积分
  • 0

问题达人换一批

本月问答

排名
用户名
问答积分
< >